当前位置: 首页 >> 经济 > 内容页
世界简讯:英特尔汇排流技术 助烽火超微Xeon服务器竞争力提升
来源:中关村在线     时间:2023-03-29 17:53:58


(资料图)

导言

随着数据量的增长和云计算等需求的提升,服务器耗电量呈现日益上升的趋势,CPU的功耗也越来越高。Intel Purley服务器平台CPU的TDP(Thermal Design Power,热功耗)最高为205W,到了最新发布的Eagle Stream平台,单颗CPU的TDP增加至350W。随着功耗的增加,损耗也水涨船高,如何实现低能源损耗的主板设计就成为了一个重要的课题。

英特尔电源汇流排技术(Power Corridor Solution)就是为了应对这种挑战而提出的创新,该项专利技术可以大幅降低服务器主板在CPU供电部分的传输损耗,并满足电源性能要求,提高了服务器的能源转换效率。

将英特尔电源汇流排技术应用在大规模数据中心可以获得可观的电费节省,做到绿色低碳,节能减排。根据英特尔与烽火超微合作的产品测试结果,对于一个拥有20万台双路EGS平台服务器的数据中心,配置 TDP为350W的CPU,在电费成本0.12美元的条件下,五年内可以节省最高900万美元的电费。

大电流带来的损耗挑战

CPU功耗的增加会给服务器主板带来硬件上的设计挑战。高功耗的CPU需要主板电源线路承载更大的电流。电能在传输中的功率损失(P)与电流(I)、电阻(R)相关,其关系为物理公式:

P=I2R

由公式可见,电流增加导致的损耗增加是平方关系,电流增加1倍,损耗增加3倍。这些功率损耗还会转化为废热,增加服务器的散热负荷。

主板设计能做的是尽量降低电源供电传输路径上的阻抗,以满足高功耗CPU的性能要求。这里的传输路径阻抗指的是从给CPU供电的主电源Vccin的电源转换控制器VR(Voltage Regulator)的输出,到CPU 插槽(Socket)端的电源传输路径阻抗Rpath,包含印刷电路板、封装和插槽部分。

缩短导体长度、增加导体截面积可以降低阻抗。主板设计中降低供电传输路径阻抗的传统解决方法是增加印刷电路板(PCB)叠层或铺更厚的铜,以增加电源层导体的总截面积。但这种方案会带来成本上的大幅上升,譬如PCB从12层变更为14层,会增加成本 20%左右。

英特尔电源汇流排技术并不增加PCB叠层,而是在主板背面增加额外的供电铜排来实现的,如下图所示:

该技术给原有主板设计带来的改动影响很小,只需要将一定厚度(0.8mm)的铜排,用表面贴装技术(SMT)组装到主板上即可。相应的,CPU的背板需要切割出相当于铜排大小的凹槽,以容纳凸起于主板表面的铜排。铜排与背板凹槽接触的一面覆盖绝缘漆,另一面与主板上的供电路径焊接在一起,即可实现电流导通能力的提升。

这个方案的技术难点主要有如下几点:

1. CPU背板的凹槽变动带来的CPU插座端的性能影响评估,如强度等;

2. 主板上PCB布线的改动;

3. 生产加工工艺技术对良率的影响,譬如汇流排焊接空泡率的控制等。

电源汇流排技术的实施需要生态链厂商的大力配合。英特尔联合供应链生态伙伴共同开展技术开发与验证,确保了新技术变更下的产品指标满足需求,如汇流条在焊接后的空泡率等达到设计目标等。

标签:

广告

X 关闭

广告

X 关闭